2017년05월07일년 반도체커스텀레이아웃산업기사 필기시험 기출문제 답안

【1과목 : 20문제】 반도체공학	1	2	3	4	5	6	7	8	9	10
	③	②	④	②	④	③	①	③	③	②
	11	12	13	14	15	16	17	18	19	20
	④	①	①	①	③	②	④	④	①	④

【2과목 : 20문제】 전자회로	21	22	23	24	25	26	27	28	29	30
	④	③	④	②	③	①	③	②	①	④
	31	32	33	34	35	36	37	38	39	40
	④	③	②	②	①	①	②	②	④	④

【3과목 : 20문제】 논리회로	41	42	43	44	45	46	47	48	49	50
	③	③	④	①	③	①	③	①	④	②
	51	52	53	54	55	56	57	58	59	60
	②	②	④	①	①	③	①	④	④	④

【4과목 : 20문제】 집적회로 설계이론	61	62	63	64	65	66	67	68	69	70
	③	④	①	③	②	③	③	①	②	①
	71	72	73	74	75	76	77	78	79	80
	①	④	④	①	③	④	④	②	③	④

전자문제집 CBT 홈페이지 : https://www.cbtestpro.kr

최신 수정 자료와 해설(오타・오답・규정변경)은 cbtestpro.kr 웹 및 앱에서 확인하세요.

기출문제의 저작권은 출제기관에 있습니다. cbtestpro.kr 및 관련 앱에서는 편집 및 재구성 작업만 하였음을 밝힙니다.

CBT기출문제

전자문제집 CBT

빠르고 효과적으로 배워 시험 합격을 노려라!

Download on the App Store

GET IT ON Google Play

【1과목】 반도체공학 (20문제)

1. $1s^2 2s^2 2p^6 3s^2 3p^4$로 원자가 배열이 되어 있다. 이 원소의 원자번호는 어떻게 되는가?

① 11

② 13

③ 16

④ 18

2. 실리콘 웨이퍼에 인(P) 원자를 $2\times10^{18}m^{-3}$로 도핑 하였다. 열평형 상태에서 홀(hole)의 농도는? (단, $n_i = 1.5\times10^{18}m^{-3}$라 가정한다.)

① 2.25×1012m-3

② 1.125×1014m-3

③ 133.33m-3

④ 2.66×1020m-3

3. 베이스 공통 트랜지스터의 동작 상태를 4가지로 분류할 때 차단 영역에 해당하는 것은?

① 이미터-베이스 접한 순바이어스, 컬렉터-베이스 접합 순바이어스

② 이미터-베이스 접합 순바이어스,컬렉터-베이스 접합 역바이어스

③ 이미터-베이스 접합 역바이어스, 컬렉터-베이스 접합 순바이어스

④ 이미터-베이스 접합 역바이어스, 컬렉터-베이스 접합 역바이어스

4. 제너다이오드에 대한 설명으로 옳은 것은?(오류 신고가 접수된 문제입니다. 반드시 정답과 해설을 확인하시기 바랍니다.)

① 높은 전압특성을 가지고 있다.

② 낮은 역전압에서 예리한 절연파괴를 갖는다.

③ 제어정류기로서 유용하다.

④ 부성 저항특성을 갖는다.

5. 반도체 재료의 성질이 아닌 것은?

① 광전효과가 나타난다.

② 홀 효과(hall effect)가 나타난다.

③ 온도가 증가하면 도전율이 증가한다.

④ 불순물을 주입하면 도전율이 감소한다.

6. 실리콘 공정에서 산화막(SiO_2)의 용도가 아닌 것은?

① 불순물의 선택적 주입을 위한 마스크

② 전기적인 절연 및 유전체

③ MOS 트랜지스터의 게이트전극

④ 반도체 소자 표면의 보호막

7. n형 실리콘 반도체를 만들려고 할 때, 사용할 수 없는 불순물 원자는?

① B

② Sb

③ As

④ P

8. 공유결합에 관한 설명 중 틀린 것은?

① 최와각 전자들을 서로 공유하여 이루어진다.

② 결합력이 강하며 방향성을 가지고 있다.

③ 가전자들이 자유롭게 움직일 수 있다.

④ 실리콘(Si)의 결정결합의 형태에 해당한다.

9. 반도체 재료의 결정을 표시함에 있어서 격자내의 면이나 방향을 표시하는데, 각 방향의 기본 벡터의 정수배로 나타낸 값의 비율을 역수로 나타내는 방법은?

① Diamond Index

② Face Index

③ Miller Index

④ Body Index

10. MOSFET의 단자로 틀린 것은?

① 소스

② 콜렉터

③ 드레인

④ 게이트

11. 증가형 MOSFET의 문턱전압(threshold voltage, V_T)에 대한 설명 중 옳은 것은?

① 문턱전압이 같으면 외부 바이어스에 무관하게 전류의 크기가 동일하다.

② 문턱전압은 외부 조건에 의하여 변하지 않고 일정하게 유지된다.

③ NMOS의 경우 게이트와 소스 사이에 문턱전압 이하의 전압이 걸리면 전류가 흐른다.

④ PMOS의 경우 문턱전압은 (-)의 값을 갖는다.

12. 반도체 재료에 전계를 인가함에 의해서 발생되는 전류를 무엇이라고 하는가?

① 드리프트(drift)전류

② 확산(diffusion)전류

③ 차단(cutoff)전류

④ 포화(saturation)전류

13. pn접합에서 외부의 전계가 없는데도 전위장벽이 발생하는 이유는?

① 확산작용

② 분리작용

③ 항복작용

④ 제너현상

14. 터널 다이오드에 관한 설명 중 틀린 것은?

① 가하는 도너 밀도를 매우 낮게 하면 공핍층이 좁아지고 전계의 세기가 증가한다.

② 역 바이어스 상태에서 저항이 작다.

③ 펄스 및 계수회로에 유익하게 응용된다.

④ 부성저항 특성을 갖는다.

15. 다이오드에 바이어스를 인가할 때 P형에 양(+)전원을 N형에 음(-) 전원을 연결하는 방식은?

① 액티브 바이어스 (Active Bias)

② 패시브 바이어스 (Passive Bias)

③ 순방향 바이어스 (Forward Bias)

④ 역방향 바이어스 (Reveres Bias)

16. MOSFET과 JFET의 가장 큰 차이점은?

① JFET는 정격전력이다.

② JEFT는 접합에 의해 게이트와 채널이 분리되어 있다.

③ MOSFET에는 두 개의 게이트가 있다.

④ MOSFET에는 물리적 채널이 없다.

17. pn접합의 항복현상 중의 하나인 사태항복(avalanche breakdown)이 발생되는 경우는?

① 순방향 전류가 과잉될 때

② 전위장벽이 영(zero)으로 감소될 때

③ 순방향 바이어스 전압이 어떤 값을 가질 때

④ 역방향 바이어스 전압이 어ㄸ 값을 가질 때

18. 다음 실리콘의 원소 배열 표현이 맞는 것은?


① 1s22s42p23s43p2

② 1s22s22p43s23p2

③ 1s22s22p43s23p4

④ 1s22s22p63s23p2

19. 다음 그림과 같은 소자와 관련하여 옳지 않은 것은?



① 기판(substrate)과 드레인 사이에는 순방향 전압을 건다.

② 정상적인 경우 전류는 드레인에서 소스로 흐른다.

③ 증가형 n채널 MOSFET 이다.

④ 게이트에 (+) 전압 인가시 전류가 흐른다.

20. pn접합에서 순방향 바이어스를 인가하였을 때 일어나는 현상은?

① 이온화가 증가한다.

② 전류가 흐르지 않는다.

③ 접합변의 정전용량이 증가한다.

④ 접합면의 전위장벽이 낮아진다.

【2과목】 전자회로 (20문제)

21. 펄스부호변조(PCM)에 대한 설명 중 틀린 것은?

① 점유 주파수 대역이 넓다.

② PCM 고유의 잡음이 발생한다.

③ 전송 방해가 많은 통신로에서도 전송 품질이 좋은 통신이 가능하다.

④ 원신호 펄스 재생은 진폭 변동이나 파형 찌그러짐에 영향을 받는다.

22. 교차 일그러짐(crossover distortion) 현상은 어느 증폭기에서 발생하는가?

① A급 증폭기

② AB급 증폭기

③ B급 증폭기

④ C급 증폭기

23. 부귀환 증폭기에서 Aβ≫1의 경우 증폭기 이득의 안정성이 향상되는 이유는?

① 증폭기 이득 A가 크기 때문이다.

② 귀환계수 β가 작기 때문이다.

③ $\frac{1}{1-A\beta}$ 증폭기의 부하 저항이만큼 감소되기 때문이다.

④ 증폭기의 이득이 귀환회로의 β에 의해서 결정되기 때문이다.

24. 펄스회로의 출력이 $V_o = 1 - e^{-0.1t}$일 때 시정수 몇 초인가?

① 20초

② 10초

③ 1초

④ 0.1초

25. 맥동률(γ)에 관한 설명으로 올바른 것은?

① 교류를 직류로 바꾸는 과정이다.

② $\gamma = \frac{I'_s}{I_{AC}}$ 맥동률(γ)은로 구할 수 있다.

③ 정류된 직류 출력에 교류성분이 얼마나 포함되어 있는지의 정도를 나타낸다.

④ 교류를 직류로 만들 때 직류가 되지 않고 남아 있는 교류성분으로 모양이 파도모양처럼 나타난다.

26. PCM 회로에서 빈칸 A의 회로는?




① 부호화 회로


② 비교기 회로


③ 증폭 회로


④ 필터 회로


27. 회로의 전달 특성은? (단, Q_1과 Q_2 트랜지스터는 스위치용이다.)




① 

② 

③ 

④ 

28. 그림의 입출력 특성을 가지는 회로는?



① 반파정류회로
② 전파정류회로
③ 연산증폭기
④ 클리핑 회로

29. 소신호 증폭기의 설명으로 옳은 것은?

① 부하선의 작은 부분만을 사용한다.
② 항상 mV 범위의 출력신호를 갖는다.
③ 각 입력 주기에 포화가 일어난다.
④ 항상 공통 이미터 증폭기이다.

30. FM신호의 검파회로에서 별도의 진폭제한회로가 필요 없는 회로는?

① 제곱 검파회로
② 복동조 주파수 변별 회로
③ 포스토 실리(Forster-Seeley)주파수 변별회로
④ 비검파기(ratio detector)


31. 전압 증폭도가 100인 증폭기의 전압이득은 몇 dB인가?

① 10
② 20
③ 30
④ 40

32. 컬렉터 접기 증폭회로에 대한 설명으로 틀린 것은?

① 이미터 플로어라고도 한다.
② 전압 이득은 1보다 약간 작다.
③ 입력전압과 출력전압의 위상은 역상이다.
④ 입력 임피던스는 높고, 출력 임피던스는 매우낮다.

33. 회로에서 Ei=1V일 때 전류 I_L은 몇 mA인가?




① 0.1
② 0.4
③ -0.5
④ -0.6

34. FET 증폭기의 고주파 응답을 결정하는 것은?


① 바이패스 커패시터
② 트랜지스터의 내부 커패시터
③ 전압이득
④ 전류이득

35. 회로에서 컬렉터 전류 I_C를 구하면? (단, β=100 이고, V_{BE}=0.7 이다.)



① 39mA
② 25mA
③ 46mA
④ 32mA

36. 연산증폭기 회로에 그림(a)를 입력할 때 그림(b)와 같은 출력이 나타나는 현상은?



① 슬루 레이트(slew rate)

② 입력 바이어스 전류

③ DC 오프세트(offset) 전압

④ 유한한 전압이득

37. 연산증폭기의 스위칭 특성에 가장 크게 영향을 주는 것은?

① 입출력 임피던스

② 슬루 레이트

③ 출력 오프셋 전압

④ 동위상제거비(CMRR)

38. 증폭도 A가 매우 큰 증폭기에 귀환율 β의 부귀환을 가한 경우 전압이득은?

① Aβ

② 1/β

③ 1/βA

④ A/1+A

39. 교류를 직류전원으로 변환할 때 사용되지 않는 부품은?

① 변압기

② 정류다이오드

③ 제너다이오드

④ 트라이액

40. 다이오드의 전하축적 효과가 없을 때 옳은 것은?

① 순방향 전류값이 적다.


② 순방향 전류값이 크다.

③ 역방향 회복시간이 무한대이다.

④ 역방향 회복시간이 “0”이다.

【3과목】 논리회로 (20문제)

41. 그림과 같은 전가산기(Full adder)의 입력이 A=1,B=0,C=1일 때 출력으로 옳은 것은? (단, So : Sum, Co : Carry이다.)



① Co = 0, So = 0

② Co = 0, So = 1

③ Co = 1, So = 0

④ Co = 1, So = 1

42. Shift register 안에 있는 binary number가 5번 Shift left 되었다. 현재 number 크기는 다음 중 어느 것에 해당되는가? (단, shift register의 길이는 충분하며 shift-in되는 bit는 모두 0 이다.)

① 맨처음 binary number × 5

② 맨처음 binary number ÷ 5

③ 맨처음 binary number × 32

④ 맨처음 binary number ÷ 32

43. 반가산기의 합 또는 반감산기의 차를 얻기 위해 필요한 게이트는?

① AND

② OR

③ XNOR

④ XOR

Download on the App Store 전자문제집 CBT(App Store) :[다운로드]
GET IT ON Google Play 전자문제집 CBT(Google Play) :[다운로드]

44. 4단 하향 Counter에서 10번째 클록펄스가 인가되면 각 단이 나타내는 2진수를 10진수로 변환하면?

① 6

② 7

③ 8

④ 9

45. 다음 중 조합논리회로에 해당하는 것은?

① RAM

② 레지스터


③ 디코더

④ 카운터

46. D 플립플롭에서 D 입력에 입력한 데이터의 각 비트는 클럭 펄스 몇 개의 시간만큼 늦어서 Q 출력에 도달하는가?

① 1
② 2
③ 3
④ 4

47. 다음 논리회로의 출력식으로 옳은 것은?



① X=A+B
② Y=A⊕B
③ X=A⊕B
④ Y=A⊕B

48. n비트의 입력으로 2^n개의 출력 중의 하나를 1로 설정하도록 하는 장치는?

① 디코더
② 인코더
③ 카운터
④ 플립플롭

49. 원 정보부호가 1011 일 때 이것의 짝수 패리티 해밍코드(Hamming Code)를 구하면?

① 1011010
② 0101011
③ 0001100
④ 0110011


50. 시프트 레지스터(shift register)를 만드는데 가장 적합한 플립플롭은?

① RS 플립플롭
② D 플립플롭
③ T 플립플롭
④ JK 플립플롭

51. 아래 펄스발생기 중에서 한 상태에서만 안정되고 다른 상태에서는 불안정하여 일정한 시간 후에는 안정상태로 돌아가는 회로는?

① 비안정 멀티바이브레이터
② 다안정 멀티바이브레이터
③ 쌍안정 멀티바이브레이터
④ 플립플롭

52. 다음과 같이 연결된 RS 플립플롭은 어떤 플립플롭과 같은 기능을 하는가?




① D 플립플롭
② T 플립플롭
③ JK 플립플롭
④ 마스터-슬레이브 플립플롭

53. JK 플립플롭에서 J=1, K=1 일 때의 출력 결과는?

① 0
② 1
③ 불변
④ 반전

54. 다음 논리회로의 출력 D를 불대수 식으로 간략화하여 옳게 나타낸 것은?



① $\overline{A}\overline{B}\overline{C}$
② $\overline{A}BC$
③ $A\overline{B}C$
④ $AB\overline{C}$

55. 5개의 플립플롭으로 구성된 상향 계수기의 모듈러스(modulus)와 이 계수기로 계수 할 수 있는 최댓값은?

① modulus : 32 최댓값 : 31

② modulus : 31 최댓값 : 32

③ modulus : 6 최댓값 : 32

④ modulus : 5 최댓값 : 32

56. 다음은 2개 입력 A,B를 가지는 NAND게이트의 진리표이다. z0,z1,z2,z3에 알맞은 이진 값은?

A	B	output
0	0	z0
0	1	z1
1	0	z2
1	1	z3

① 0001

② 0111

③ 1110

④ 0110

57. 10진수 22를 3초과 코드(Excess-3 code)로 변환한 것은?

① 0101 0101

② 1011 1100

③ 0011 1011

④ 1100 1100

58. 일반적으로 n비트의 2진 병렬가산기는 어떻게 구성되는가?

① 2n개의 반가산기로 구성된다.

② 2n개의 전가산기로 구성된다.

③ n개의 반가산기로 구성된다.

④ n개의 전가산기로 구성된다.

59. 한 플립플롭의 출력이 다른 플립플롭을 구동시키는 계수기는?

① 링 계수기

② 존슨 계수기

③ 트위스트링 계수기

④ 직렬 계수기

60. 우측이동 레지스터가 1001을 기억하고 있을 때, 클럭펄스가 2개 인가되면 각단의 값은? (단, 입력 데이터는 0 이다.)

① 0100

② 0110

③ 1001

④ 0010

【4과목】 집적회로 설계이론 (20문제)

61. 동적 CMOS 로직과 거의 같으나, 출력단에 인버팅 래치가 달려 있는 점이 다른 로직은?

① 카미노 로직

② 슈도 로직

③ 도미노 로직

④ 트랜스 로직

62. nMOS 인버터의 레이아웃 설계에서 A를 풀다운 트랜지스터 그리고 B를 풀업 트랜지스터라고 할 경우 A의 게이트 폭과 길이는 각각 4λ, 2λ 이고 B게이트의 폭과 길이를 각각 2λ, 8λ 라고 하면 이 인버터가 정상동작을 위하여 필요로 하는 형상비(ratio circuit)는 얼마인가?

① 2

② 4

③ 6

④ 8

63. 집적회로 레이아웃 설계에서 제일 처음 해야 할 일은?

① 평면 계획

② 블록 레이아웃

③ 블록 배치

④ 배선

64. 회로의 물리적인 크기만 스케일링할 때 소자 파라미터와 스케일링 비율이 바르게 연결되지 않은 것은? (단, 물리적 스케일링 비율은 α이다.)

① 게이트 채널 길이(L)는 1/α로 스케일링 된다.

② 게이트 채널 폭(W)은 1/α로 스케일링 된다.

③ 게이트 산화막 두께(D)는 1/α로 스케일링 된다.

④ 게이트 기생 접합 커패시턴스(Cj)는 1/α로 스케일링 된다.

65. CMOS 제조 과정에서는 nMOS와 pMOS 트랜지스터를 만들 때 생기는 n층과 p층간의 결합(n-p-n-p 또는 p—n-p-n-)에 의해 기생 트랜지스터가 구성되는데, 이 기생 트랜지스터가 결합되어 V_{dd}와 V_{ss}사이에 전류 통로가 형성되는 현상은?

① 단락(Short)

② 래치업(Latch-up)

③ 상호연결 기생요소

④ ESD(Electrostatic Discharge)

66. 다음 VHDL 관련 표준에서 다중 값 논리를 규정한 부분은?

① IEEE std_1076

② IEEE std_1076.4

③ IEEE std_1164

④ IEEE std_1076.3

67. 다음 중 MOSFET 특성이 아닌 것은?

① 세 개의 층(금속, 산화층, 반도체)이 적층구조를 형성한다.

② 스위치 역할을 수행하여 전류의 흐름을 차단 또는 연결한다.

③ 전류흐름에 전자와 정공이 모두 작용한다.

④ 금속 층의 대용으로 현재는 다결정 실리콘을 사용한다.

68. nMOSFET의 반전 모드에서 게이트 전압을 증가($V_G > 0$) 시키면 산화층과 실리콘의 경계면에 캐리어가 정공에서 전자로 바뀌게 되는데, 이때 형성된 층을 무엇이라고 하는가?

① 채널

② 공핍층

③ 핀치오프

④ 금속층

69. 다음 중 IC 패키지 타입이 아닌 것은?

① DIP

② SMP

③ PLCC

④ QFP

70. MOS 동적 논리회로를 정적논리와 비교한 것 중 장점에 해당하지 않는 것은?

① 부하소자가 on 되었을 때만 전력을 소모하는 회로를 설계할 수 없다.

② 스위칭 동작으로 인하여 정적 논리회로에 비해 전력 소모가 크다.

③ 시스템의 타이밍 문제를 간소화할 수 있다.

④ 클럭을 사용하기 때문에 클럭 부하를 갖는다.

71. 전압 제어 소자인 MOS FET를 기본 소자로 사용한 것은?

① CMOS

② TTL

③ ECL

④ SOI

72. 다음 중 MOS 트랜지스터를 만드는 공정기술이 아닌 것은?

① n-well 공정

② twin-well 공정

③ SOI(Silicon On Insulator) 공정

④ bipolar 공정

73. 게이트 어레이 방식 설계에 대한 설명으로 옳지 않은 것은?

① 웨이퍼를 절약할 수 있다.

② 칩 제조 공정의 시간이 절약된다.

③ 회로 설계의 유연성이 증가한다.

④ 표준 셀 방식보다 칩의 크기가 작다.

74. NAND 게이트 함수를 정적 CMOS 로직으로 설계할 경우 nMOS 로직과 pMOS 로직 구현을 위한 부울 식을 올바르게 표현한 것은?


① pMOS 로직의 경우 $F = \overline{A} + \overline{B}$ nMOS 로직의 경우 $\overline{F} = A \cdot B$

② pMOS 로직의 경우 $\overline{F} = A \cdot B$ nMOS 로직의 경우 $F = \overline{A} + \overline{B}$

③ pMOS 로직의 경우 $\overline{F} = \overline{A} + \overline{B}$ nMOS 로직의 경우 $F = A \cdot B$

④ pMOS 로직의 경우 $F = A \cdot B$ nMOS 로직의 경우 $F = \overline{A} + \overline{B}$

75. 다음 회로와 같은 nMOS의 병렬구조에 대한 설명 중 틀린 것은?



① OR 게이트 구조이다.

② a = 0, b = 1 일 때, 스위치 ON 상태이다.

③ a = 1, b = 1 일 때, 스위치 OFF 상태이다.

④ a = 1, b = 0 일 때, 스위치 ON 상태이다.

76. MOS 트랜지스터에서 게이트 출력이 “1” 또는 “0” 레벨에 있을 경우 DC 전력을 거의 소모하지 않는 디바이스는?

① n-MOS

② p-MOS

③ I-MOS

④ CMOS

77. 다음 중 디지털 회로 설계에서 회로 추출(circuit extraction)에 관한 설명 중 옳은 것은?

① 전체 시스템 관점에서 서례회로를 분할하는 과정

② 타이밍(timing)을 검증하는 과정

③ 실제회로의 배치구도를 잡는 과정

④ 회로 전반에서 발생하는 지연시간 등을 뽑아주는 과정

78. CMOS 디지털 집적회로의 동적 전력소모에 대한 설명으로 틀린 것은?

① 전원 전압이 클수록 증가한다.

② 동작 주파수가 클수록 감소한다.

③ 커패시턴스 성분이 클수록 증가한다.

④ 전력소모가 크면 동작온도가 증가한다.

79. 정적 CMOS 로직(static CMOS logic)에 대한 설명으로 틀린 것은?

① 서로 반대로 동작하는 nMOS와 pMOS를 이용하여 풀업과 풀다운(pull-down)의 동작을 대칭적으로 시키는 회로이다.

② nMOS 트랜지스터의 개수와 pMOS 트랜지스터의 개수가 같다.

③ 시간이 비교적 많이 경과해도 출력전압이 변하지 않는 대신 동적회로보다 속도가 빠르다.

④ nMOS 트랜지스터가 직렬 연결된 부분에 해당하는 pMOS 트랜지스터 부분은 병렬연결된다.

80. n채널 증가형 MOSFET에서 V_{GS} = -5V, V_{DS} = 13V일 때, 드레인에 흐르는 전류는 얼마인가?

① 26[mA]

② 3.6[mA]

③ 6.3[mA]

④ 0[mA]